מהנדס/ת וריפיקציה FPGA

קצת על התפקיד למפעל הנדסה ומערכות בחטיבת מערכות טילים וחלל דרוש/ה מהנדס/ת וריפיקצית FPGA התפקיד כולל: • השתלבות בצוות פיתוח קטן ואיכותי, כחלק מפרויקט מולטי-דיסציפלינרי. • הקמה והרצה של סביבות ווריפיקציה עבור רכיבים מתכנתים או מודוּלים בתוכם - Random Based Verification • שימוש במתודולוגיות System Verilog UVM משלב ההגדרה- Test Plan, דרך כתיבת Random Constraint ועד רמת Functional Coverage. • תמיכה בסביבות ווריפיקציה קיימות (Legacy), בשפות Verilog / VHDL /System Verilog • כתיבת סקריפטים ב-TCL ו- ב- PYTHON . • השתתפות בבדיקה ואימות התכן במעבדה, כתיבת מסמכי בדיקות. • עבודה עם גורמים פנים וחוץ ארגוניים, כתיבת מפרט טכני, תמיכה בשילובים. מה אנחנו מחפשים • תואר ראשון בהנדסת חשמל ואלקטרוניקה- חובה • ידע בעיבוד אות ובקרה-חובה. • 3 שנות ניסיון לפחות בווריפיקציה-חובה. • ניסיון בכתיבת סביבות ווריקפציה ע"פ עקרונות Reuse, UVM-חובה. • ביצוע אינטגרציה של סביבות ווריפיקציה-חובה. • מימוש ודיווח Functional Coverage-חובה. • עבודה עם/ UVM scoreboard UVM Register Model-חובה. דרישות נוספות (יתרון): • הכרות עם Assertion Based Verification . • הכרות טובה עם VIP's והטמעה בסביבת הווריקפציה. • הכרות עם פרוטוקולי תקשורת דוגמת AXI, SPI, I2C, ETH, PCIe • ניסיון בתהליכי פיתוח תכן בשפות VHDL / Verilog אולי יעניין אותך לדעת תחום תכן לוגי ועיבוד אות FPGA מורכב ממהנדסים בעלי ידע ונסיון טכנולוגי עשיר. היישומים שאנו מפתחים משמשים במגוון מערכות ביבשה, באויר, בים ובחלל